# 日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 5月31日

出 願 番 号 Application Number:

特願2000-161677

日本電気株式会社

2001年 2月23日

特許庁長官 Commissioner, Patent Office





4 4

【書類名】 特許願

【整理番号】 74610457

【提出日】 平成12年 5月31日

【あて先】 特許庁長官殿

【国際特許分類】 G02F 1/133

【発明の名称】 カラー液晶表示装置及びその製造方法

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 田中 宏明

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 坂本 道昭

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 渡邊 貴彦

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100081433

【弁理士】

【氏名又は名称】 鈴木 章夫

【手数料の表示】

【予納台帳番号】 007009

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

1

## 【書類名】 明細書

【発明の名称】 カラー液晶表示装置及びその製造方法

## 【特許請求の範囲】

【請求項1】 透明絶縁性基板上に薄膜トランジスタ、カラーフィルタ、ブラックマトリクス及び画素電極が形成されたカラーアクティブマトリクス基板を含むカラー液晶表示装置において、前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層、オーミック層、一対のソース・ドレイン電極が積層された逆スタガ構造とされ、前記半導体層に構成されるチャネル領域において、前記オーミック層、前記ソース・ドレイン電極及び前記ブラックマトリクスが同一平面形状であることを特徴とするカラー液晶表示装置。

【請求項2】 透明絶縁性基板上に薄膜トランジスタ、カラーフィルタ、ブラックマトリクス及び画素電極が形成されたカラーアクティブマトリクス基板を含むカラー液晶表示装置において、前記薄膜トランジスタは、ゲート電極、ゲート絶縁膜、半導体層、オーミック層、一対のソース・ドレイン電極が積層された逆スタガ構造とされ、前記オーミック層と前記ソース・ドレイン電極は同一の平面形状であることを特徴とするカラー液晶表示装置。

【請求項3】 前記ドレイン電極につながるドレインバスラインは、前記半導体層、前記オーミック層、前記ソース・ドレイン電極を構成する金属膜と同一の金属膜の積層構造であることを特徴とする請求項1または2に記載のカラー液晶表示装置。

【請求項4】 前記ブラックマトリクスは、前記カラーフィルタの少なくとも一部の周縁部において、当該周縁部を覆うように形成されていることを特徴とする請求項1ないし3のいずれかに記載のカラー液晶表示装置。

【請求項5】 透明絶縁性基板に全面に第1導電膜を形成し、ゲート電極及びゲートバスラインを形成する工程と、全面にゲート絶縁膜、半導体層、オーミック層、第2導電膜を積層し、薄膜トランジスタのアイランド及びドレインバスラインを形成する工程と、前記透明絶縁性基板上の所要領域にカラーフィルタを形成する工程と、全面に遮光膜を形成し、少なくともチャネル領域以外の前記アイランドを覆う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラ

ックマトリクスを形成する工程と、前記アイランドにおいて前記ブラックマトリクスをマスクにして前記チャネル領域に相当する領域の前記第2導電膜及び前記オーミック層を除去してドレイン電極及びソース電極を形成する工程と、全面に平坦化膜を形成し、前記ソース電極を露出するコンタクトホールを開口する工程と、全面に透明導電膜を形成し、少なくとも前記カラーフィルタに重なる領域を含むように前記ソース電極に電気接続される画素電極を形成する工程とを含むことを特徴とするカラー液晶表示装置の製造方法。

【請求項6】 透明絶縁性基板に全面に第1導電膜を形成し、ゲート電極及びゲートバスラインを形成する工程と、全面にゲート絶縁膜、半導体層、オーミック層、第2導電膜を積層し、階段状に形成されたフォトレジストにより前記第2導電膜、前記オーミック層、前記半導体層を所要パターンに形成して薄膜トランジスタのアイランド及びドレインバスラインを形成する工程と、さらに前記フォトレジストの薄い膜厚部分をアッシングにより除去した後、前記フォトレジストの残った部分によってチャネル領域に相当する領域の前記第2導電膜及び前記オーミック層を除去してドレイン電極及びソース電極を形成する工程と、前記透明絶縁性基板上の所要領域にカラーフィルタを形成する工程と、全面に遮光膜を形成し、少なくとも前記アイランドを覆う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラックマトリクスを形成する工程と、全面に平坦化膜を形成し、かつ前記ソース電極を露出するコンタクトホールを開口する工程と、全面に透明導電膜を形成し、かつ少なくとも前記カラーフィルタに重なる領域を含むように前記ソース電極に電気接続される画素電極を形成する工程とを含むことを特徴とするカラー液晶表示装置の製造方法。

【請求項7】 前記ドレイン電極及びソース電極を形成した後に、全面に透明な保護絶縁膜を形成する工程を含み、前記保護絶縁膜の上に前記カラーフィルタ及びブラックマトリクスを形成することを特徴とする請求項6に記載のカラー液晶表示装置の製造方法。

【請求項8】 前記コンタクトホールを開口する工程と同時に、前記ゲート バスラインの端部を露出するゲート端子部コンタクトホールと、前記ドレインバ スラインの端部を露出するドレイン端子部コンタクトホールを形成し、前記透明

導電膜を前記両コンタクトホール内に形成することで前記ゲートバスラインに電気接続されるゲート端子及び前記ドレインバスラインに電気接続されるドレイン 端子を形成することを特徴とする請求項5ないし7のいずれかに記載のカラー液 品表示装置の製造方法。

【請求項9】 前記遮光膜は、前記カラーフィルタの少なくとも一部の周縁部においては、当該周縁部を覆うようにパターン形成することを特徴とする請求項5ないし8のいずれかに記載のカラー液晶表示装置の製造方法。

【請求項10】 前記カラーフィルタは透明着色樹脂を前記透明絶縁性基板上に塗布し、露光、現像して所要のパターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上に塗布し、露光、現像して所要のパターンに形成することを特徴とする請求項5ないし9のいずれかに記載のカラー液晶表示装置の製造方法。

## 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明はカラー液晶パネルに関し、特に薄膜トランジスタ(以下、TFTと略称する)とカラーフィルタ及び画素電極とを同一基板に搭載したカラーアクティブマトリクス基板を備えるカラー液晶表示装置とその製造方法に関するものである。

[0002]

#### 【従来の技術】

近年、アクティブマトリクス型のカラー液晶表示装置では、画素電極と、前記画素電極に印加する電圧を制御するためのTFTとがマトリクス配置されたアクティブマトリクス基板として、BGR(青・緑・赤)の各カラーフィルタを一体的に搭載した、COT(カラーフィルタ・オン・トランジスタアレイ)基板が用いられている。そして、このCOT基板と対向基板との間に液晶を挟み込み、電極間に印加した電圧で液晶を駆動し、前記カラーフィルタを透過した色光によりカラー表示を行う構成とされている。

[0003]

図17は、前記COT基板の一例の構造を示す断面図であり、特開平4-253028号公報に記載されている構造である。この構造を、同図と図18の製造工程図を参照して説明する。まず、透明なガラス基板301の表面にゲート材料としてタンタル(Ta)膜を形成し、第1フォトリソグラフィ工程(以下、PR工程と称する)により前記タンタル膜を所要のパターンに形成してゲート電極302及び図外のゲートバスラインを形成する(S301)。次いで、SiNxからなるゲート絶縁膜303を形成した後、真性a-Si膜(アモルファスシリコン膜)304及びチャネル保護膜305を形成し、第2PR工程により前記チャネル保護膜305を所要のパターンに形成する(S302)。次いで、n+型a-Si膜306を形成し、前記n+型a-Si膜306及び前記真性a-Si膜304を第3PR工程によりパターン形成してアイランド307を形成する(S303)。次いで、チタン(Ti)膜308を形成し、第4PR工程により前記チタン膜308を所要のパターンに形成してドレイン電極309及びソース電極310、さらに図外のドレインバスラインを形成する(S304)。

# [0004]

次いで、全面に透明樹脂膜311を形成した上で、第5PR工程により図外のマスクを所要のパターンに形成し、このマスクを用いて前記透明樹脂膜311を選択的に赤色に着色してR色カラーフィルタ312を形成する(S305)。同様に、第6PR工程により、図外のマスクを用いて前記透明樹脂膜311の他の領域を選択的に緑色に着色して図外のG色カラーフィルタを形成する(S306)。また、第7PR工程により、図外のマクスを用いて前記透明樹脂膜310のさらに他の領域を選択的に青色に着色してB色カラーフィルタ313を形成する(S307)。次いで、第8PR工程により、前記透明樹脂膜311に、前記ソース電極310の一部を露出するコンタクトホール314を開口する(S308)。そして、全面に透明電極膜としてITO(Indium Tin Oxide)膜を形成し、第9PR工程により前記ITO膜を前記各カラーフィルタ312,313,…上の領域を含む所要のパターンに形成し、前記コンタクトホール314を通して前記ソース電極310に電気接続される画素電極315を形成する(S309)。さらに、前記画素電極315を利用して、前記アイランドを覆う領域の前記透明

樹脂膜311を選択的に黒色に着色し、BM(ブラックマトリクス)316を形成する(S310)。その後は図示は省略するが、全面に配向膜を形成し、COT基板が完成される。

1 1

[0005]

## 【発明が解決しようとする課題】

以上のように、従来のCOT基板では、TFTを形成する工程として、ゲート電極302、ゲート電極上のチャネル保護膜305、アイランド307、ドレイン・ソースの各電極309,310を形成するために、第1ないし第4のPR工程の計4回のPR工程が必要とされる。また、RGB各色のカラーフィルタ312,313,…、画素電極315を形成する工程として、第5ないし第9のPR工程の計5回のPR工程が必要とされる。したがって、COT基板を製造する全体の工程においてPR工程が9回必要であり、製造工程数が多く、アクティブマトリクス型カラー液晶表示装置のコスト高の要因になっている。

[0006]

本発明の目的は、製造工程数、特にPR工程数を削減し、低コスト化を実現したカラー液晶表示装置とその製造方法を提供するものである。

[0007]

#### 【課題を解決するための手段】

本発明の第1のカラー液晶表示装置は、透明絶縁性基板上にTFT、カラーフィルタ、ブラックマトリクス及び画素電極が形成されたカラーアクティブマトリクス基板を含むカラー液晶表示装置であって、前記TFTは、ゲート電極、ゲート絶縁膜、半導体層、オーミック層、一対のソース・ドレイン電極が積層された逆スタガ構造とされ、前記半導体層に構成されるチャネル領域において、前記オーミック層、前記ソース・ドレイン電極及び前記ブラックマトリクスが同一平面形状であることを特徴とする。

[0008]

また、本発明の第2のカラー液晶表示装置は、透明絶縁性基板上にTFT、カラーフィルタ、ブラックマトリクス及び画素電極が形成されたカラーアクティブマトリクス基板を含むカラー液晶表示装置であって、前記TFTは、ゲート電極

、ゲート絶縁膜、半導体層、オーミック層、一対のソース・ドレイン電極が積層 された逆スタガ構造とされ、前記オーミック層と前記ソース・ドレイン電極は同 一の平面形状であることを特徴とする。

#### [0009]

前記第1及び第2のカラー液晶表示装置においては、前記ドレイン電極につながるドレインバスラインは、前記半導体層、前記オーミック層、前記ソース・ドレイン電極を構成する金属膜と同一の金属膜の積層構造とされる。また、前記ブラックマトリクスは、前記カラーフィルタの少なくとも一部の周縁部において、当該周縁部を覆うように形成される。

#### [0010]

本発明の第1のカラー液晶表示装置によれば、チャネル領域においてオーミック層、ソース・ドレイン電極、ブラックマトリクスが同一平面形状であり、これらを1回のPR工程で形成することが可能である。また、本発明の第2のカラー液晶表示装置によれば、オーミック層とソース・ドレイン電極は同一平面形状であり、両者を1回のPR工程で形成することが可能である。

#### [0011]

一方、本発明の前記第1のカラー液晶表示装置の製造方法は、透明絶縁性基板に全面に第1導電膜を形成し、ゲート電極及びゲートバスラインを形成する工程と、全面にゲート絶縁膜、半導体層、オーミック層、第2導電膜を積層し、TFTのアイランド及びドレインバスラインを形成する工程と、前記透明絶縁性基板上の所要領域に三色のカラーフィルタを形成する工程と、全面に遮光膜を形成し、少なくともチャネル領域以外の前記アイランドを覆う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラックマトリクスを形成する工程と、前記アイランドにおいて前記ブラックマトリクスをマスクにして前記チャネル領域に相当する領域の前記第2導電膜及び前記オーミック層を除去してドレイン電極及びソース電極を形成する工程と、全面に平坦化膜を形成し、前記ソース電極を露出するコンタクトホールを開口する工程と、全面に透明導電膜を形成し、少なくとも前記カラーフィルタに重なる領域を含むように前記ソース電極に電気接続される画素電極を形成する工程とを含むことを特徴とする。

# [0012]

また、本発明の前記第2のカラー液晶表示装置の製造方法は、透明絶縁性基板 に全面に第1導電膜を形成し、ゲート電極及びゲートバスラインを形成する工程 と、全面にゲート絶縁膜、半導体層、オーミック層、第2導電膜を積層し、階段 状に形成されたフォトレジストにより前記第2導電膜、前記オーミック層、前記 半導体層を所要パターンに形成してTFTのアイランド及びドレインバスライン を形成する工程と、さらに前記フォトレジストの薄い膜厚部分をアッシングによ り除去した後、前記フォトレジストの残った部分によってチャネル領域に相当す る領域の前記第2導電膜及び前記オーミック層を除去してドレイン電極及びソー ス電極を形成する工程と、前記透明絶縁性基板上の所要領域に三色のカラーフィ ルタを形成する工程と、全面に遮光膜を形成し、少なくとも前記アイランドを覆 う領域と前記カラーフィルタを除く領域に前記遮光膜を残してブラックマトリク スを形成する工程と、全面に平坦化膜を形成し、前記ソース電極を露出するコン タクトホールを開口する工程と、全面に透明導電膜を形成し、少なくとも前記力 ラーフィルタに重なる領域を含むように前記ソース電極に電気接続される画素電 極を形成する工程とを含むことを特徴とする。なお、この製造方法においては、 前記ドレイン電極及びソース電極を形成した後に、全面に透明な保護絶縁膜を形 成する工程を含み、前記保護絶縁膜の上に前記カラーフィルタ及びブラックマト リクスを形成することが好ましい。

#### [0013]

本発明の前記第1及び第2の製造方法においては、前記コンタクトホールを開口する工程と同時に、前記ゲートバスラインの端部を露出するゲート端子部コンタクトホールと、前記ドレインバスラインの端部を露出するドレイン端子部コンタクトホールを形成し、前記透明導電膜の一部により前記ゲートバスラインに電気接続されるゲート端子及び前記ドレインバスラインに電気接続されるドレイン端子を形成する。また、前記遮光膜は、前記カラーフィルタの少なくとも一部の周縁部においては、当該周縁部を覆うようにパターン形成して前記ブラックマトリクスを形成することが好ましい。さらに、前記三色のカラーフィルタはそれぞれの透明着色樹脂を前記透明絶縁性基板上に塗布し、かつ露光、現像して所要の

パターンに形成し、前記ブラックマトリクスは黒色樹脂を前記透明絶縁性基板上 に塗布し、かつ露光、現像して所要のパターンに形成する。

[0014]

本発明の製造方法によれば、本発明の第1及び第2のカラー液晶表示装置のいずれも、8回のPR工程で製造することが可能になり、PR工程数の削減に伴う低コスト化が実現できる。

[0015]

## 【発明の実施の形態】

次に、本発明の実施形態を図面を参照して説明する。図1は本発明が適用され るアクティブマトリクス型カラー液晶表示装置のCOT基板の一部の概略構成図 である。透明絶縁性基板101上に、互いに直交する方向にそれぞれ所要の間隔 をおいて平行に延在する複数本のゲートバスライン201及びドレインバスライ ン202と、これらのバスラインで囲まれた領域に形成される画素電極203と 、前記ゲートバスライン201と前記ドレインバスライン202の交差近傍領域 に形成されるTFT200とで構成されている。TFTはゲート電極とゲート絶 縁膜を介してゲート電極に対向する半導体層とその上の一対のソース・ドレイン 電極から構成され、前記ゲート電極はゲートバスラインに、ドレイン電極はドレ インバスラインに、ソース電極は画素電極に接続される。また、前記画素電極2 03の直下位置には、RGBの各カラーフィルタが所定の配列で形成されている 。なお、前記ゲートバスライン201の一端にはゲート端子250が、また前記 ドレインバスライン202の一端または両端にはドレイン端子260がそれぞれ 形成され、前記透明絶縁膜基板101の側縁部に沿って配列されている。なお、 前記各端子250,260には、図外の駆動回路(ドライバ)に接続されている テープ状配線が接続される。

[0016]

図2は本発明の第1の実施形態の製造方法の工程を示すフロー図である。同図に示すように、第1の実施形態では、第1ないし第8のPR工程でCOT基板を製造する。すなわち、第1PR工程ではゲート電極及びゲートバスラインを形成する(S101)。第2PR工程では、ゲート絶縁膜上にTFT部のアイランド

及びドレインバスラインを形成する(S102)。第3PR工程ないし第5PR工程では、画素部にRGBの各カラーフィルタを形成し(S103~S105)、第6PR工程ではTFTのチャネル領域以外の前記アイランドを覆う領域と前記カラーフィルタを除く領域にブラックマトリクスを形成すると同時にソース・ドレイン電極を形成する(S106)。さらに、第7PR工程ではソース電極部、ゲート及びドレイン電極部にコンタクトホールを形成し(S107)、第8PR工程では画素電極を形成する(S108)。

#### [0017]

また、図3〜図8はそれぞれその主要な工程の平面図と断面図である。なお、図3〜図8の各図において、(a)はアクティブマトリクス基板の1画素相当領域の平面図、(b)はゲート端子部の平面図、(c)はドレイン端子部の平面図、(d),(e),(f)はそれぞれAA'線、BB'線、CC'線の各断面図である。以下、図2と図3〜図8を参照して工程順に説明する。

#### [0018]

先ず、図3に示すように、ガラス等の透明絶縁性基板101上に、A1とTiを積層したTi/A1膜102をスパッタ法により0.1~0.3μmの厚さに形成する。そして、第1PR工程において前記Ti/A1膜102上に図外の第1のフォトマスクを用いて第1のフォトレジスト膜を所要のパターンに露光、現像した上で、当該第1のフォトレジストをマスクにして前記Ti/A1膜102をドライエッチングしてゲート電極210及びゲートバスライン201を形成する。このとき、前記ゲートバスライン201の端部にはゲート端子部251が形成される。

# [0019]

次いで、図4に示すように、全面にゲート絶縁膜103としてSiN膜103 を0.3~0.6  $\mu$  mの厚さに形成する。また、その上に、真性 $\alpha$  - Si膜104を0.05~0.3  $\mu$  mの厚さに、その上にオーミック層としてリンを含む  $\alpha$  + 型 $\alpha$  - Si膜105を20~100  $\alpha$  mの厚さにそれぞれプラズマCVD法により形成する。さらに、その上に、Cr膜106を0.1~0.3  $\mu$  m程度にスパッタ法により形成する。そして、第2PR工程において、全面に図外の第2

のフォトマスクを用いて、第2のフォトレジスト膜を所要のパターンに露光、現像した上で、当該第2のフォトレジストをマスクにして前記Cr膜106をウェットエッチング、n+型a-Si膜105、真性a-Si膜104を順次ドライエッチングを行い、前記ゲート電極210上にゲート絶縁膜を介してアイランド220を形成し、かつ同時に前記ドレインバスライン202を形成する。このとき、ドレインバスライン202の端部にはドレイン端子部261が形成される

## [0020]

次いで、図5に示すように、全面にR色をした感光性アクリル樹脂を1.8μ mの厚さに塗布、焼成し、第3PR工程において図外の第3のフォトマスクを用 いて所要パターンに露光、現像を行い、前記ゲートバスライン201と前記ドレ インバスライン202で囲まれた領域のうち、選択された領域にのみ前記R色感 光性アクリル樹脂を残し、R色カラーフィルタ230を形成する。同様に、全面 にG色の感光性アクリル樹脂を前記と同じ厚さに塗布、焼成し、第4PR工程に おいて図外の第4のフォトマスクを用いて所要パターンに露光、現像を行い、前 記ゲートバスライン201と前記ドレインバスライン202で囲まれた領域のう ち、前記R色カラーフィルタ230とは異なる他の選択された領域にのみ前記G 色透明樹脂を残し、G色カラーフィルタ231を形成する。さらに、全面にB色 の感光性アクリル樹脂を前記と同じ厚さに塗布、焼成し、第5PR工程において 図外の第5のフォトマスクを用いて所要パターンに露光、現像を行い、前記ゲー トバスラインと前記ドレインバスラインで囲まれた領域のうち、前記R色カラー フィルタ及びG色カラーフィルタとは異なる他の残された領域にのみ前記B色透 明樹脂を残し、B色カラーフィルタ232を形成する。なお、各色のカラーフィ ルタ230, 231, 232の配置は、例えば、図1に示す配列の繰り返しとな る。

#### [0021]

次いで、図6に示すように、全面に光を透過しない黒色の感光性アクリル樹脂を1.0μmの厚さに塗布、焼成し、第6PR工程において図外の第6のフォトマスクを用いて露光、現像を行い、前記RGBの各色カラーフィルタ230~2

32以外の領域、すなわち、前記アイランド220上、前記ゲートバスライン201上、前記ドレインバスライン202上をそれぞれ覆う領域にのみ前記黒色の感光性アクリル樹脂を形成する。これにより、前記黒色の感光性アクリル樹脂によりブラックマトリクス240が形成され、前記RGB色の各カラーフィルタ230~232を除く領域が覆われて遮光される。また、このとき、前記アイランド220上においては、当該アイランド220のほぼ中央部のチャネル領域において前記ブラックマトリクス240の一部を除去する。また、前記ゲート端子部251においても前記ブラックマトリクス240を除去する。なお、ここでは、前記ドレイン端子部261には前記ブラックマトリクス240を覆うように形成している。

### [0022]

その上で、前記ブラックマトリクス240をマスクにして、その直下の前記Cr膜106をウェット&ドライエッチングし、さらにn+型a-Si膜105をドライエッチングする。これらのエッチングにより、前記アイランド220においては、前記Cr膜106が分離され、ドレイン電極205及びソース電極206が形成されるとともに、各電極205,206の直下にn+型a-Si膜105のオーミック層が形成される。これにより、前記TFT200が形成される。

#### [0023]

次いで、図7に示すように、全面に平坦化膜107として、無色透明な感光性アクリル樹脂を色層の上から2.5~3.0μmの厚さに塗布、焼成し、かつその表面を平坦化する。そして、第7PR工程において、図外の第7のフォトマスクを用いて露光、現像を行い、前記ソース電極206上の一部、前記ゲート端子部251上の一部、ドレイン端子部261上の一部をそれぞれ開口する。さらに、前記平坦化膜107をマスクにして、前記ブラックマトリクス240をドライエッチングする。さらに、ゲート端子部211ではゲート絶縁膜を構成しているSiN膜103をドライエッチングする。これにより、前記アイランド220においてはコンタクトホール221が開口されて前記ソース電極206を構成しているCr膜106の表面が露出され、前記ゲート端子部251ではゲート端子部

コンタクトホール252が開口されて前記ゲートバスライン201の一部である Ti/A1膜102が露出され、前記ドレイン端子部261ではドレイン端子部 コンタクトホール262が開口されて前記ドレインバスライン202を構成して いるCr膜106の表面が露出される。

## [0024]

次いで、図8に示すように、全面にITO膜108をスパッタ法により30~100nmの厚さに形成する。そして、第8PR工程において前記ITO膜107上に図外のフォトレジストを塗布し、当該2フォトレジストを所要のパターンに露光、現像し、これをマスクにして前記ITO膜108をウェットエッチングする第8PR工程を行う。これにより、前記RGBの各色のカラーフィルタ230~232上には画素電極203が形成されるとともに、当該画素電極203はその一部において前記コンタクトホール221を介して前記ソース電極206に電気接続される。また、前記ITO膜108は、前記ゲート端子部251では、前記ゲート端子部コンタクトホール252を介して前記Ti/A1膜102に電気接続されたゲート端子250が形成される。同様に、前記ドレイン端子部261では、前記ドレイン端子部コンタクトホール262を介して前記Cr膜106に電気接続され、ドレイン端子260が形成される。なお、セル工程でのギャプ制御を容易にするため、この後、無色透明な感光性アクリル樹脂を塗布、焼成し、第9PR工程において図外の第9のフォトマスクを用いて露光、現像を行い、柱を形成してもよい。

# [0025]

その後は、図示は省略するが、表面に配向膜を形成してCOT基板を形成した上で、共通電極、配向膜等が形成された対向基板を微小間隔で対向配置して一体化し、当該COT基板と前記対向基板との間に液晶を充填しかつ封止することでカラー液晶表示装置が完成されることになる。また、前記ゲート端子、ドレイン端子にはそれぞれドライバ回路が電気接続される。

#### [0026]

以上のように、本発明の第1の実施形態では、第1ないし第8のPR工程(柱 を形成する場合には第9のPR工程)により、カラー構成のアクティブマトリク ス基板を製造することが可能になる。これにより、従来の9 P R 工程の製造方法 に比較して1 P R 工程の削減が実現でき、低コストなカラー液晶表示装置を提供 することが可能になる。

## [0027]

また、本発明の第1の実施形態の液晶表示装置では、RGBの各色カラーフィルタの周縁部を覆うようにブラックマトリクスが形成されるため、各カラーフィルタの周縁部の境界をブラックマトリクスによって明確にでき、鮮明な画像を表示する上で有効なものになる。ただし、本実施形態では、TFTのチャネル上のブラックマトリクスを除去しているため、対向基板側にもブラックマトリクスを形成する必要がある。

## [0028]

次に、本発明の第2の実施形態について説明する。図9は本発明の第2の実施形態の製造方法の工程を示すフロー図である。同図に示すように、第2の実施形態においても、第1ないし第8のPR工程でCOT基板を製造する。すなわち、第1PR工程ではゲート電極及びゲートバスラインを形成する(S201)。第2PR工程では、ゲート絶縁膜上にTFT部のアイランドを形成した上で、ハーフトーン露光法もしくは二回露光を行い、を利用して、ソース電極及びドレインはを形成する(S202)。第3PR工程ないし第5PR工程では、画素部にRGBの各カラーフィルタを形成し(S203~S205)、第6PR工程では前記アイランドを覆う領域と前記カラーフィルタを除く領域にブラックマトリクスを形成する(S206)。さらに、第7PR工程ではソース電極部、ゲート及びドレイン端子部にコンタクトホールを形成し(S207)、第8PR工程では画素電極を形成する(S208)。

#### [0029]

また、図10~図15はそれぞれその主要な工程の平面図と断面図である。ここで、図10~図15の各図において、(a)はアクティブマトリクス基板の1 画素相当領域の平面図、(b)はゲート端子部の平面図、(c)はドレイン端子部の平面図、(d),(e),(f)はそれぞれAA、線、BB、線、CC、線の各断面図である。以下、図9と図10~図15を参照して工程順に説明する。

なお、第1の実施形態と等価な部分には同一符号を付してある。

:

[0030]

先ず、図10のように、ガラス等の透明絶縁性基板101上にA1とTiを積層したTi/A1膜102をスパッタ法により0.1~0.3μmの厚さに形成し、図外のフォトレジストを用いた第1PR工程により前記Ti/A1膜102を所要のパターンに形成してゲート電極210及びゲートバスライン201を形成する。このとき、ゲートバスライン201の端部にはゲート端子部251が形成される。

[0031]

次いで、図11のように、プラズマCVD法によりゲート絶縁膜としてSiN膜103を0.3~0.6μmの厚さに形成する。引き続き、その上に、真性 a - Si膜104を0.05~0.2μmの厚さに、n+型a-Si膜105を20~100μmの厚さに順次積層し、さらにその上にスパッタ法によりCr膜106を0.1~0.3μm程度の厚さに形成する。そして、第2PR工程において、後述するフォトレジストを用いたハーフトーン露光法により、前記Cr膜106、n+型a-Si膜105、真性a-Si膜104をエッチングし、前記ゲート電極210上に前記積層構造のa-Si膜からなるアイランド220と、前記Cr膜106からなるドレイン電極205とソース電極206を形成する。また、前記ドレイン電極205につながるドレインバスライン202を形成する。このとき、ドレインバスライン202の端部には、前記積層構造のa-Si膜104、105とCr膜106からなるドレイン端子部261が形成される。

[0032]

ここで、図16にハーフトーン露光法による前記アイランド220の形成工程 断面図を示す。フォトレジスト222を露光するためのフォトマスクは、前記ド レインバスライン202に相当する領域は、光をほぼ完全に遮断するフルマスク 部として形成されるが、前記アイランド220に形成するTFT200のチャネ ル領域200aに相当する部分はハーフトーン部として構成されている。前記ハ ーフトーン部は、図示は省略するが、露光機の解像度限界以下の微細な遮光パタ ーンが適宜な間隔をおいて配列された構成とされ、あるいは光透過率の低い材料 で構成されている。そのため、前記フォトレジスト222としてポジ型フォトレジストを用いたときには、ハーフトーン部ではフォトレジストに対して微少な光量での露光が行われることになり、当該フォトレジスト222を現像したときには、ハーフトーン部に対応する領域222bのフォトレジスト222の膜厚はフルマスク部に対応する領域222aの膜厚よりも薄くなる。したがって、前記したフォトマスクを用いてハーフトーン露光し、かつ現像した前記フォトレジストは、図16(a)に示すようにフルマスク部で露光した膜厚の厚い領域222aと、ハーフトーン部で露光した膜厚の薄い領域222bが混在する断面構造となる。

[0033]

そして、このフォトレジスト222を用いて前記Cr膜106をウェットエッチングし、前記n+型a-Si膜105、真性a-Si膜104を順次ドライエッチングすることにより、図16(b)に示すように、積層構造をしたアイランド220と、ドレインバスライン202がパターン形成される。

[0034]

次いで、前記フォトレジスト222を〇2 アッシングして表面側から膜厚を低減すると、図16(b)のように、前記フォトレジスト222は、チャネル領域に相当するハーフトーン部に対応して薄く形成されている領域222bにおいては完全に除去され、下側のCr膜106が露出される。なお、前記アッシングにより前記フォトレジスト222の厚く形成されていた領域222aは薄くされるが、依然として前記Cr膜106上にマスクとして残されている。次いで、前記残されているフォトレジスト222を用いて前記Cr膜106をウェット&ドライエッチングし、さらにn+型a-Si膜105をドライエッチングすることにより、図16(c)に示すように、前記Cr膜106からなるドレイン電極205及びソース電極206と、その直下のオーミック層が形成され、TFT200が形成される。すなわち、1PR工程で、TFT200とドレインバスライン202が形成されることになる。

[0035]

次いで、図12に示すように、プラズマCVD法により全面にSiNxの保護

絶縁膜(パッシベーション膜)109を0.1~0.3μmの厚さに形成する。その上で、前記第1の実施形態と同様に、前記ガラス基板101の表面上に、赤色の透明樹脂膜を0.8μmの厚さに形成し、第3PR工程において所要のパターンに形成してR色カラーフィルタ230を形成する。同様に、今度は緑色の透明樹脂膜を前記と同じ厚さに形成し、第4PR工程において所要のパターンに形成してG色カラーフィルタ231を形成する。さらに、青色の透明樹脂膜を前記と同じ厚さに形成し、第5PR工程において所要のパターンに形成してB色カラーフィルタ232を形成する(図1参照)。

[0036]

そして、図13に示すように、光を遮光する黒色の樹脂膜を形成し、第6PR 工程において、前記RGBの各カラーフィルタ領域を除く領域と、後述するソー スコンタクト領域とを除く領域を覆うようにパターン形成し、ブラックマトリク ス240を形成する。

[0037]

次いで、図14に示すように、全面に平坦化膜107として、無色透明な感光性アクリル樹脂を2.5~3.0μmの厚さに形成した後、第7PR工程において、前記平坦化膜107及び前記パッシベーション膜109を順次選択エッチングし、前記ソース電極206を露出するコンタクトホール221を開口する。また、同時に前記ゲート端子部251では前記平坦化膜107、前記パッシベーション膜109及び前記ゲート絶縁膜103を順次選択エッチングし、前記ゲート端子部251を露出するゲート端子部コンタクトホール252を開口する。また、前記ドレイン端子部251では前記平坦化膜107及び前記パッシベーション膜109を順次選択エッチングし、前記ドレイン端子部261を露出するドレイン端子部コンタクトホール262を開口する。

[0038]

そして、図15に示すように、全面に透明電極膜としてスパッタ法によりIT O膜108を80~100μmの厚さに形成し、第8PR工程により、前記IT O膜108を前記各カラーフィルタ230~232上の領域を含む所要のパターンに形成し、前記コンタクトホール221を通して前記ソース電極に電気接続さ

れる画素電極203を形成する。また、同時に、前記ITO膜108により、前記ゲート端子部コンタクトホール252を含む領域に前記ゲートバスライン201に電気接続されたゲート端子250を形成するとともに、前記ドレイン端子部コンタクトホール262を含む領域に前記ドレインバスライン202に電気接続されたドレイン端子260を形成する。なお、セル工程でのギャップ制御を容易にするため、第9PR工程において、さらに無色透明の感光性アクリル樹脂により柱を形成してもよい。また、ここではハーフトーン露光法を用いる方法について述べたが、当該工程で露光量を変え、2回露光を行う方法を用いてもよい。この場合、露光工程のみ1回増え、マスクも1枚増えるが、ハーフトーン露光法に比べプロセスの制御が容易にできるという利点がある。

#### [0039]

その後は、図示は省略するが、表面に配向膜を形成してCOT基板を形成した上で、共通電極、配向膜等が形成された対向基板を微小間隔で対向配置して一体化し、当該COT基板と前記対向基板との間に液晶を充填しかつ封止することでカラー液晶表示装置が完成されることになる。また、前記ゲート端子、ドレイン端子にはそれぞれドライバ回路が電気接続されることは言うまでもない。

#### [0040]

以上のように、本発明の第2の実施形態においても、第1ないし第8のPR工程によりカラー構成のアクティブマトリクス基板を製造することが可能になる。これにより、従来の9PR工程の製造方法に比較して1PR工程の削減が実現でき、低コストなカラー液晶表示装置を提供することが可能になる。また、ブラックマトリクスを従来例のように画素電極をマスクとした染色により形成したり、RGB3色の色重ねにより形成すれば、さらに1PR工程の削減が実現できる。

#### [0041]

ここで、第2の実施形態においては、ブラックマトリクスを構成するアクリルの種類として、積層構造のa-Si膜に対してブラックマトリクスが接触したときでも積層構造のa-Si膜を汚染するおそれがないアクリルを用いた場合には、前記a-Si膜の汚染を防止するために設けている前記パッシベーション膜を省略することが可能であり、PR工程以外の工程数を削減する上で有利である。

[0042]

また、本発明の第2の実施形態の液晶表示装置においても、RGBの各色カラーフィルタの周縁部を覆うようにブラックマトリクスが形成されるため、各カラーフィルタの周縁部の境界をブラックマトリクスによって明確にでき、鮮明な画像を表示する上で有効なものになる。

[0043]

以上の実施形態では、ゲート電極及びゲートバスラインにTi/A1膜を、ソース・ドレイン電極及びドレインバスラインにCr膜を用いた例を示したが、これに限られるものではなく、前者はTi/A1/Ti膜のような3層膜や、勿論Cr膜のような単層膜であってもよく、また、後者はTi/A1/Ti膜のような3層膜であってもよい。

[0044]

【発明の効果】

以上説明したように本発明のカラー液晶表示装置によれば、オーミック層、ソース・ドレイン電極、ブラックマトリクスが同一平面形状であり、あるいは、オーミック層とソース・ドレイン電極は同一平面形状であるので、これらオーミック層、ソース・ドレイン電極、ブラックマトリクスを製造する工程を1回のPR工程で形成することが可能となり、製造工程におけるPR工程を削減する上で有効になる。そのため、本発明の製造方法によれば、本発明のカラー液晶表示装置を8回のPR工程で製造することが可能になり、PR工程数の削減に伴う低コスト化が実現できる。

【図面の簡単な説明】

【図1】

本発明が適用されるCOT基板の模式的な構成図である。

【図2】

本発明の第1の実施形態の製造方法の工程図である。

【図3】

第1の実施形態の工程平面図と断面図のその1である。

【図4】

: ",

- 第1の実施形態の工程平面図と断面図のその2である。 【図5】
- 第1の実施形態の工程平面図と断面図のその3である。 【図6】
- 第1の実施形態の工程平面図と断面図のその4である。 【図7】
- 第1の実施形態の工程平面図と断面図のその5である。 【図8】
- 第1の実施形態の工程平面図と断面図のその6である。 【図9】
- 本発明の第2の実施形態の製造方法の工程図である。 【図10】
- 第2の実施形態の工程平面図と断面図のその1である。 【図11】
- 第2の実施形態の工程平面図と断面図のその2である。 【図12】
- 第2の実施形態の工程平面図と断面図のその3である。 【図13】
- 第2の実施形態の工程平面図と断面図のその4である。 【図14】
- 第2の実施形態の工程平面図と断面図のその5である。

【図15】

第2の実施形態の工程平面図と断面図のその6である。

【図16】

第2の実施形態のハーフトーン露光法を説明するための断面図である。

【図17】

従来のCOT基板の一部の断面図である。

【図18】


従来の製造方法の工程図である。

## 【符号の説明】

- 101 透明絶縁性基板
- 102 Ti/A1膜 (ゲート電極膜)
- 103 SiN膜 (ゲート絶縁膜)
- 104 真性a-Si膜(半導体層)
- 105 n+型a-Si膜(オーミック層)
- 106 Cr膜
- 107 平坦化膜
- 108 ITO膜
- 109 パッシベーション膜
- 200 TFT
- 201 ゲートバスライン
- 202 ドレインバスライン
- 203 画素電極
- 210 ゲート電極
- 220 アイランド
- 221 コンタクトホール
- 230~232 カラーフィルタ
- 240 ブラックマトリクス
- 250 ゲート端子
- 251 ゲート端子部
- 252 ゲート端子部コンタクトホール
  - 260 ドレイン端子
  - 261 ドレイン端子部
  - 262 ドレイン端子部コンタクトホール


【書類名】 図面

# 【図1】




: :


# 【図2】




【図3】




101:透明絶縁性基板 210:ゲート電極 201:ゲートバスライン




【図4】




201:ゲートパスライン 220:アイランド 202:ドレインパスライン




# 【図5】







# 【図6】




205:ドレイン電極 206:ソース電極 240:ブラックマトリクス




# 【図7】




221: コンタクトホール 252:ゲート端子部コンタクトホール 262:ドレイン端子部コンタクトホール




[図8]




108: I TO 203: 画家電極 250:ゲート端子 260:ドレイン端子




# 【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】



【図16】




【図17】



. .

# 【図18】



【書類名】 要約書

【要約】

【課題】 フォトリソグラフィ工程数を削減し、低コスト化を実現したカラー液 晶表示装置とその製造方法を提供する。

【解決手段】 透明絶縁性基板に全面に第1導電膜を形成し、ゲート電極及びゲートバスラインを形成する第1PR工程(S101)と、全面にゲート絶縁膜、半導体層、オーミック層、第2導電膜を積層し、薄膜トランジスタのアイランド及びドレインバスラインを形成する第2PR工程(S102)と、透明絶縁性基板上の所要領域に三色のカラーフィルタを順次形成する第3ないし第5PR工程(S103~S105)と、全面に遮光膜を形成し、チャネル領域以外のアイランドを覆う領域とカラーフィルタを除く領域に遮光膜を残してブラックマトリクスを形成し、アイランドにおいて前記ブラックマトリクスをマスクにしてチャネル領域に相当する領域の第2導電膜及び前記オーミック層を除去してドレイン電極及びソース電極を形成する第6PR工程(S106)と、全面に平坦化膜を形成し、ソース電極を露出するコンタクトホールを開口する第7PR工程(S107)と、全面に透明電極を形成し、カラーフィルタに重なる領域を覆うように形成してソース電極に電気接続される画素電極を形成する第8PR工程(S108)とを含む。

【選択図】 図2

# 出 願 人 履 歴 情 報

識別番号

[000004237]

1. 変更年月日 1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社